数字显示电子钟课程设计

课程设计说明书学生姓名:学号：学院:自动化工程学院班级:自动094题目:数字显示电子钟指导教师：职称:20xx年1月10日17

1目录目录1一、设计要求2二、设计原理及框图22.1原理框图22.2原理简介32.2.1秒脉冲发生器32.2.2计时器电路32.2.3译码显示电路32.2.4校时电路32.2.5闹钟电路3三、器件说明33.1器件清单33.2主要器件的引脚排列及功能表43.2.174LS160引脚图和功能表43.2.2555计时器417

23.2.37448N译码器5四、设计过程64.1秒脉冲发生器64.2时间计数器电路74.2.1六十|进制及其显示电路74.2.2二十四/十二进制转换及其显示电路84.3校时电路84.4上下午显示电路94.5闹钟电路10五设计总框图、11六、设计体会及收获11七、参考文献12一、设计要求基本要求：（1）稳定的显示时、分、秒。（要求24小时为一个计时周期）（2）当电路发生走时误差时，要求电路有校时功能。17

3（3）时钟的“时”要求用两位显示;上、下午用发光管作为标志；(4)整个系统要有校时部分（可以手动，也可以自动），校时时不能产生进位；(5)系统要有闹钟部分，声音要响5秒（可以是一声一声的响，也可以连续响）二、设计原理及框图2.1原理框图数字|时钟一般由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路构成。振荡器产生的秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字形式显示出来。秒计数器计满60后触发分计数器电路，分计数器计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。当时钟显示的时间与标准时间间有误差时，可以通过校时电路进行校准。并且当整点到来时，触发报时电路及LED显示。数字钟的框图如图1所示：分显示器时显示器秒显示器时译码器分译码器秒译码器时计数器分计数器秒计数器整点报时秒脉冲发生器器校时电路LED显示图1数字钟原理框图17|

42.2原理简介2.2.1秒脉冲发生器555定时器构造的多谐振荡器周期为1秒，为计数器提供工作要的CP脉冲，使秒功能的计数器开始工作。2.2.2计时器电路二十四进制数字钟的最重要的主电路为计数器电路，六十进制计数，六十进制计数器和二十四进制计数器三者的级联，构成秒，分和时的进位。主要利用芯片为74LS160计数器级联构造。2.2.3译码显示电路七段数码管作为显示器，使用的是内含译码器的显示器。2.2.4校时电路简单的开关和秒脉冲相连，拨动开关即可校准时计数器和分计数器。2.2.5闹钟电路单刀双掷开关和二极管以及简单的逻辑门电路构成。三、器件说|明3.1器件清单表1器件清单17

5序号器件名称数量1十进制计数器（74LS160）627448译码器63七段数码管64两输入与非门(74LS00)若干5非门(74LS04)若干6两输入与门若干7555定时器18蜂鸣器19单刀单掷开关1610单刀双掷开关411电阻若干12电容213导线若干3.2主要器件的引脚排列及功能表3.2.174LS160引脚图和功能表74LS160引脚图17

6图274LS160引脚图74LS160功能表表274LS160功能表ENPENTCLKABCDRCO0xxxxxxxx000001000xxxxABCD11111|xxxx计数1111xxxxxx111x1xxxxx13.2.2555计时器555计时器引脚图17

7图3555计时器引脚图555计时器功能表表3555计时器功能表输入输出状态0XX低导通1>2/3Vcc>1/3Vcc低导通1<2/3Vcc>1/3Vcc不变不变1<2/3Vcc<1/3Vcc高截止1>2/3Vcc<1/3Vcc高截止3.2.37448N译码器7448N译码器引脚图图47448N译码器引脚图7448N功能表17

8表47448N功能表四、设计过程4.1秒脉冲发生器由于在仿真中秒计时过慢，我们用1kHz的脉冲进行替代，计算结果及电路|图如下：电容的充电时间常数充电时间：电容放电时间：电路的振荡周期T：T=1ms17

9占空比q：图5555构成的秒脉冲发生器4.2时间计数器电路在数字电子钟中，利用六十进制递增计数器分别构成秒钟计时器和分众计时器，级联后完成完成秒、分、计时，由二十四/十二进制递增计数器实现小时计数。秒、分、时计数器之间采用异步级联方式。开关[SPACE]控制时的二十四和十二进制计数方式的切换。在此次的设计中，采用的是反馈清零法，反馈清零法和置数法的区别是在于为零时，需要一个上升沿的脉冲才能实现清零，所以具有一定的延迟，影响时钟的准确性，反馈清零法则不存在这种问|题，当为零时，直接实现清零。17

104.2.1六十进制及其显示电路由74160的功能表可知，要使74160实现计数功能，需要使能端ENT、ENP接高电平，采用反馈清零法，故接高电平，由于六十进制，个位满十进一次位，不需要反馈清零，故低位的可以直接接高电平，而高位的反馈清零。两个片之间采用的是异步级联，低位的进位信号构成高位的时钟触发信号。具体电路图如图7所示：图6六十进制及其显示电路4.2.2二十四/十二进制转换及其显示电路通过两个二输入与非门控制反馈信号，通过单刀双掷开关控制12与24进制的切换。其他分析同4.2.1。具体电路图如图8所示：1|7

11图7二十四/十二进制转换及其显示电路4.3校时电路校正的方法：首先截断正常的计时通路，然后人工触发计数或直接接通秒发生器到需要校正的计数单元的输入端，校正好后，再装入正常的计时状态即可。通过按键控制直接将秒脉冲接入到时、分计时器通过敲击[S]和[F]键，可控制开关[S]和[F]将秒脉冲直接引入时、分计数器，实现时计数器和分计数器的计时，同时按动开关[M]可以控制秒计数器的计数和停止。下面是时、分校时电路：17

12图8时、分校时电路4.4上下午显示电路上下午显示电路用两个7485N比较器进行设定，将比较值B设定为12，输入值A与时分计数器相|连，当A>B时，下午值亮，A